锁相环(PLL)


锁相环(PLL)是一种反馈控制电路,利用外部输入的参考信号控制环路内部振荡信号的频率和相位输出。

关键特性

  • INS83XX系列锁相环芯片,具有极低相位噪声和抖动特性,可编程带宽、双PLL、支持任意频率输入输出,保持模式下时钟精度优于0.05ppm。

应用

  • 无线基站、微波通信等
  • 数据转换器时钟
  • 传输网
  • 医疗、视频等
  • 仪器仪表

时钟去抖锁相环(PLL)

规格型号输出路数输出电平输出频率
(MHz)
RMS抖动
(fs)
输入路数输入电平电源电压
INS832014LVDS/
LVPECL/
LVCMOS
DC ~ 3000< 1253LVDS/
LVPECL/
LVCMOS/
Crystal
3.3

低噪射频锁相环(RFPLL)

规格型号集成VCO归一化相噪
(dBc/Hz)
RMS最大输出频率
(GHz)
INS85XX-23010